Intel développe une mémoire XBM plus économique que la HBM

La technologie actuelle de mémoire à haute bande passante (HBM) est devenue un goulot d'étranglement majeur pour les accélérateurs d'intelligence artificielle, principalement en raison de son coût élevé de packaging lié à l'utilisation d'interposeurs en silicium. Intel propose une solution alternative, décrite dans un récent brevet sous le nom de XBM (Cross-Batch Memory), qui vise à simplifier radicalement la structure de ces empilements mémoire.

Le concept consiste à intégrer les transistors DRAM directement au-dessus des couches logiques (à l'arrière de la puce), tout en remplaçant l'interface parallèle ultra-large des mémoires HBM par une interface série basée sur la technologie UCIe. En éliminant l'interposeur traditionnel, Intel espère rendre la mémoire moins coûteuse, plus simple à assembler et mieux adaptée à une conception modulaire en « chiplets ».

En plus de ces gains structurels, l'architecture prévoit des mécanismes d'auto-réparation intégrés qui permettent de corriger les défauts de fabrication sur les couches empilées, améliorant ainsi le rendement de production. Cette technologie pourrait permettre de franchir un nouveau cap dans la vitesse de transfert des données vers les processeurs, rendant les systèmes de calcul intensif bien plus efficaces face aux besoins croissants de l'IA.