Le packaging EMIB d'Intel séduit de nouveaux clients

Le secteur des composants avancés pour l'intelligence artificielle est en pleine mutation. Selon des rapports récents, Google envisagerait d'adopter la technologie EMIB-T d'Intel pour la prochaine génération de ses processeurs TPU. Ce changement stratégique viserait à contourner les goulots d'étranglement rencontrés avec la solution CoWoS, devenue le standard quasi exclusif chez TSMC pour les puces hautes performances.

Le principe du packaging avancé consiste à assembler plusieurs puces sur un même support pour qu'elles communiquent très rapidement entre elles. Alors que TSMC utilise des interposeurs en silicium, Intel mise sur EMIB, une technologie qui consiste à insérer de minuscules ponts de silicium uniquement là où c'est nécessaire. La version EMIB-T ajoute des connexions verticales, permettant une meilleure gestion de l'alimentation électrique, ce qui est crucial pour les puces très énergivores dédiées à l'IA.

Ce choix souligne l'importance stratégique des méthodes d'assemblage en plus de la simple finesse de gravure. En proposant une alternative viable et robuste face aux contraintes de capacité de son concurrent TSMC, Intel cherche à attirer les géants du web et de l'IT. Pour le consommateur, ces innovations en packaging permettent à terme de créer des puces plus complexes, plus froides et plus puissantes, essentielles pour les futures évolutions des serveurs comme du matériel grand public.