Un nouveau standard de mémoire vive pour réduire les coûts de l'IA

Le consortium JEDEC a publié les spécifications du SPHBM4, un nouveau standard de mémoire à haute bande passante. Actuellement, la mémoire HBM standard nécessite des méthodes d'assemblage complexes et coûteuses. Le SPHBM4 simplifie cette intégration en utilisant une interface plus étroite de 512 bits couplée à des substrats organiques moins onéreux, permettant ainsi d'attacher les modules de mémoire sans passer par des techniques de packaging trop onéreuses comme le CoWoS. Bien qu'il conserve les capacités des puces HBM4 actuelles, ce format compense sa largeur réduite en augmentant significativement ses vitesses de transfert de données. L'objectif est clairement économique : réduire le prix de fabrication des systèmes dédiés à l'intelligence artificielle sans sacrifier les performances nécessaires aux calculs intensifs.